| Departamento | Ingeniería de Computadores |
| Área | Arquitectura y tecnología de computadore |
| Investigación | Grupo de investigación Grupo de Arquitectura de Ordenadores |
| Líneas de investigación | Hardware reconfigurable, compresión de datos, aritmética digital, codificación de imágenes y vídeo |
| Contacto | Directorio de la UDC |
| Orcid id0000-0001-8768-2240 ResearcherIDF-7633-2016 Scopus7005282712 | |
En este apartado se muestra la docencia impartida en grados, másteres y resto de estudios oficiales en los últimos 6 años.
| Asignatura y estudios en la que se imparte | Carácter | Horas a distancia | Horas totales |
|---|---|---|---|
| Codiseño Hardware/Software | Optativo | 0 | 42 |
| Fundamentos de los Computadores | Formación básica | 0 | 60 |
| Infraestructuras de Altas Prestaciones | Obligatorio | 12 | 33 |
|
Trabajo Fin de Grado. Mención en Ingeniería del Software
Grado en Ingeniería Informática. Curso Puente
|
Obligatorio | 0 | 1,5 |
| Trabajo Fin de Grado. Mención en Sistemas de Información | Obligatorio | 0 | 0,5 |
|
Trabajo Fin de Grado. Mención en Tecnologías de la Información
Grado en Ingeniería Informática. Curso Puente
|
Obligatorio | 0 | 2 |
| Trabajo Fin de Máster | Obligatorio | 0 | 2 |
| Asignatura y estudios en la que se imparte | Carácter | Horas a distancia | Horas totales |
|---|---|---|---|
|
Codiseño Hardware/Software
Grado en Ingeniería Informática
|
Optativo | 0 | 42 |
|
Fundamentos de los Computadores
Grado en Ingeniería Informática
|
Formación básica | 0 | 99 |
|
Infraestructuras de Altas Prestaciones
Máster Universitario en Computación de Altas Prestaciones / High Performance Computing
|
Obligatorio | 12 | 33 |
|
Trabajo Fin de Máster
Máster Universitario en Computación de Altas Prestaciones / High Performance Computing
|
Obligatorio | 0 | 3,33 |
| Asignatura y estudios en la que se imparte | Carácter | Horas a distancia | Horas totales |
|---|---|---|---|
|
Codiseño Hardware/Software
Grado en Ingeniería Informática
|
Optativo | 0 | 42 |
|
Fundamentos de los Computadores
Grado en Ingeniería Informática
|
Formación básica | 0 | 55 |
|
Infraestructuras de Altas Prestaciones
Máster Universitario en Computación de Altas Prestaciones / High Performance Computing
|
Obligatorio | 12 | 33 |
| Asignatura y estudios en la que se imparte | Carácter | Horas a distancia | Horas totales |
|---|---|---|---|
|
Codiseño Hardware/Software
Grado en Ingeniería Informática
|
Optativo | 0 | 42 |
|
Fundamentos de los Computadores
Grado en Ingeniería Informática
|
Formación básica | 0 | 45 |
|
Infraestructuras de Altas Prestaciones
Máster Universitario en Computación de Altas Prestaciones / High Performance Computing
|
Obligatorio | 12 | 33 |
| Asignatura y estudios en la que se imparte | Carácter | Horas a distancia | Horas totales |
|---|---|---|---|
|
Codiseño Hardware/Software
Grado en Ingeniería Informática
|
Optativo | 0 | 42 |
|
Fundamentos de los Computadores
Grado en Ingeniería Informática
|
Formación básica | 0 | 65 |
|
Infraestructuras de Altas Prestaciones
Máster Universitario en Computación de Altas Prestaciones / High Performance Computing
|
Obligatorio | 12 | 33 |
| Asignatura y estudios en la que se imparte | Carácter | Horas a distancia | Horas totales |
|---|---|---|---|
|
Codiseño Hardware/Software
Grado en Ingeniería Informática
|
Optativo | 0 | 42 |
|
Fundamentos de los Computadores
Grado en Ingeniería Informática
|
Formación básica | 0 | 69 |
|
Infraestructuras de Altas Prestaciones
Máster Universitario en Computación de Altas Prestaciones / High Performance Computing
|
Obligatorio | 0 | 21 |
Tutorías definidas por el/la docente para el curso académico 2024/2025.
| Cuatrimestre | Día | Lugar |
|---|---|---|
| Primer cuatrimestre |
jueves
11:30 a 13:30 |
Despacho 1.07 |
| Primer cuatrimestre |
viernes
11:30 a 13:30 |
Despacho 1.07 |
| Segundo cuatrimestre |
martes
09:30 a 11:30 |
Teams |
| Segundo cuatrimestre |
jueves
11:30 a 13:30 |
Teams |
Dirigidos o codirigidos por el/la docente desde el año 2013.
| Análisis de la viabilidad de implementar una red de almacenamiento basada en ATA over Ethernet para checkpointing |
Puede consultar los méritos de investigación seleccionando un tipo de mérito y el año.
Arquitecturas, Frameworks y Aplicaciones de la Computación de Altas Prestaciones
| Entidad financiadora | Ministerio de Ciencia e Innovación |
| Investigadores principales | TOURIÑO DOMÍNGUEZ JUAN (IP1) / RODRIGUEZ ÁLVAREZ GABRIEL (IP2) |
| Tipo | Proyecto Programas Nacionales |
| Fechas | Desde 01/09/2023 a 31/08/2026 |
AXUDAS PARA A CONSOLIDACIÓN E ESTRUTURACIÓN DE UNIDADES DE INVESTIGACIÓN COMPETITIVAS.GRC 2021
| Entidad financiadora | Consellería de Cultura, Educación e Ordenación Universitaria |
| Investigadores principales | Juan Touriño Domínguez |
| Tipo | Proyecto Programas Autonomicos |
| Fechas | Desde 01/01/2021 a 20/11/2024 |
Desafíos Actuales en HPC: Arquitecturas, Software y Aplicaciones
| Entidad financiadora | Ministerio de Ciencia e Innovación |
| Investigadores principales | Touriño Dominguez, Juan e Doallo Biempica, Ramón |
| Tipo | Proyecto Programas Nacionales |
| Fechas | Desde 01/06/2020 a 31/05/2023 |
NUEVOS DESAFIOS EN COMPUTACION DE ALTAS PRESTACIONES: DESDE ARQUITECTURAS HASTA APLICACIONES (II)
| Entidad financiadora | Ministerio de Economía y Competitividad (MINECO) |
| Investigadores principales | Ramón Doallo Biempica, Juan Touriño Domínguez |
| Tipo | Proyecto Programas Nacionales |
| Fechas | Desde 30/12/2016 a 29/12/2019 |
FPGA Acceleration of Optimization Problems using Differential Evolution (Intel Hardware Accelerator Research Program)
| Entidad financiadora | Intel Corporation |
| Investigadores principales | Roberto Rodríguez Osorio |
| Tipo | Proyecto Internacional |
| Fechas | Desde 23/11/2016 a 31/12/2017 |
Nuevos Desafíos en Computación de Altas Prestaciones: desde Arquitecturas hasta Aplicaciones
| Entidad financiadora | Ministerio de Economía y Competitividad |
| Investigadores principales | Ramón Doallo Biempica y Juan Touriño Domínguez |
| Tipo | Proyecto Programas Nacionales |
| Fechas | Desde 01/01/2014 a 31/12/2017 |
Consolidación y Estructuración de Unidades de Investigación Competitivas: Grupo de Arquitectura de Computadores de la Universidad de A Coruña (Grupo de Referencia Competitiva)
| Entidad financiadora | Xunta de Galicia |
| Investigadores principales | Ramón Doallo Biempica |
| Tipo | Proyecto Programas Autonomicos |
| Fechas | Desde 01/01/2013 a 31/12/2016 |
High-Performance Embedded Architectures and Compilation Network of Excellence, HiPEAC-3 NoE
| Entidad financiadora | Union Europea |
| Investigadores principales | Koen De Bosschere |
| Tipo | Proyecto UE |
| Fechas | Desde 01/02/2012 a 31/01/2016 |
Hardware y Software para Computación de Altas Prestaciones
| Entidad financiadora | Ministerio de Economía y Competitividad |
| Investigadores principales | Javier Díaz Bruguera (USC) |
| Tipo | Proyecto Programas Nacionales |
| Fechas | Desde 01/01/2011 a 12/07/2015 |
Red Gallega de Computación de Altas Prestaciones II
| Entidad financiadora | Xunta de Galicia |
| Investigadores principales | Ramón Doallo Biempica |
| Tipo | Proyecto Programas Autonomicos |
| Fechas | Desde 01/01/2010 a 31/12/2011 |
Consolidación y Estructuración de Unidades de Investigación Competitivas: Grupo de Arquitectura de Computadores de la Universidad de A Coruña (Grupo de Referencia Competitiva)
| Entidad financiadora | Xunta de Galicia |
| Investigadores principales | Ramón Doallo Biempica |
| Tipo | Proyecto Programas Autonomicos |
| Fechas | Desde 01/01/2010 a 31/12/2012 |
Soporte para Aplicaciones de Paso de Mensajes en Supercomputadores: Tolerancia a Fallos y Maleabilidad
| Entidad financiadora | Consellería de Educación e Ordenación Universitaria |
| Investigadores principales | María José Martín Santamaría |
| Tipo | Proyecto Programas Autonomicos |
| Fechas | Desde 01/11/2010 a 31/10/2013 |
Floating Point Calculation of the Cube Function on FPGAs
| Autores | Roberto Rodriguez Osorio |
| Revista | IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS Vol. 34 Núm. 1 (págs. 372 a 382) |
| DOI | https://doi.org/10.1109/tpds.2022.3220039 |
Implementation of a Motion Estimation Algorithm for Intel FPGAs using OpenCL
| Autores | ManuelDeCastroCaballero, Roberto Rodriguez Osorio, David López Vilariño, Arturo González-Escribano, Diego_R_Llanos |
| Revista | JOURNAL OF SUPERCOMPUTING |
| DOI | https://doi.org/10.1007/s11227-023-05051-3 |
An efficient ant colony optimization framework for HPC environments
| Autores | Patricia González, Roberto Rodriguez Osorio, Xoán C. Pardo, Julio R. Banga, Ramón Doallo |
| Revista | Applied Soft Computing Vol. 114 |
| DOI | https://doi.org/10.1016/j.asoc.2021.108058 |
Comparison of Hardwired and Microprogrammed Statechart Implementations
| Autores | Javier Cereijo García, Roberto Rodriguez Osorio |
| Revista | Electronics Vol. 9 Núm. 7 |
Truncated SIMD Multiplier Architecture for Approximate Computing in Low-Power Programmable Processors
| Autores | Roberto Rodriguez Osorio, Gabriel Rodríguez Álvarez |
| Revista | IEEE Access Vol. 7 (págs. 56353 a 56366) |
| DOI | https://doi.org/10.1109/access.2019.2913743 |
A Fast Algorithm for Constructing Nearly-Optimal Prefix Codes
| Autores | Roberto Rodriguez Osorio, Patricia González |
| Revista | SOFTWARE-PRACTICE & EXPERIENCE Vol. 46 Núm. 10 (págs. 1299 a 1316) |
| DOI | https://doi.org/10.1002/spe.2375 |
High-Speed FPGA Architecture for CABAC Decoding Acceleration in H.264/AVC Standard
| Autores | Roberto R. Osorio, Javier D. Bruguera |
| Revista | Journal of Signal Processing Systems Vol. 72 Núm. 2 (págs. 119 a 132) |
Improving Scalability of Application-Level Checkpoint-Recovery by Reducing Checkpoint Sizes
| Autores | Cores Gonzalez, Ivan, Gabriel Rodríguez Álvarez, María J. Martín, Patricia González, Roberto Rodriguez Osorio |
| Revista | NEW GENERATION COMPUTING Vol. 31 Núm. 3 (págs. 163 a 185) |
Performance analysis of massively parallel embedded hardware architectures for retinal image processing
| Autores | Alejandro Nieto, Victor Brea, David L. Vilarino, Roberto Rodriguez Osorio |
| Revista | EURASIP JOURNAL ON IMAGE AND VIDEO PROCESSING (págs. 0 a 0) |
High-Throughput Architecture for H.264/AVC CABAC Compression System
| Autores | Roberto R. Osorio, Javier D. Bruguera |
| Revista | IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY Vol. 16 Núm. 11 (págs. 1376 a 1384) |
View-dependent, scalable Texture Streaming in 3D QoS with MPEG-4 Visual Texture Coding
| Autores | Gauthier Lafruit, Eric Delfosse, Roberto Rodriguez Osorio, Wolfgang van Raemdonck, Vissarion Ferentinos, Jan Bormans |
| Revista | IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY Vol. 14 Núm. 7 (págs. 1021 a 1031) |
High speed 4-symbol arithmetic encoder architecture for embedded zero tree-based compresion
| Autores | Roberto Rodriguez Osorio, Vanhoof, Bart |
| Revista | JOURNAL OF VLSI SIGNAL PROCESSING SYSTEMS FOR SIGNAL IMAGE AND VIDEO TECHNOLOGY Vol. 33 Núm. 3 (págs. 267 a 276) |
Timing architecture for ESS
| Autor | Javier Cereijo García |
| Director/es | Daniel Piso Fernández; Roberto Rodríguez Osorio |
| Ámbito | Facultad de Informática |
| Calificación | Sobresaliente Cum Laude |
A Microprogrammed Approach for Implementing Statecharts
Euromicro Conference on Digital System Design, 2019
Internacional
| Autores | JavierCereijoGarcia, Roberto Rodriguez Osorio |
| Organizador | IEEE Computer Society |
| Lugar | Kallithea (Grecia) |
| DOI | https://doi.org/10.1109/dsd.2019.00015 |
Hardware Implementation of Statecharts for FPGA-based Control in Scientific Facilities
XXXIV Conference on Design of Circuits and Integrated Systems, DCIS 2019
Internacional
| Autores | JavierCereijoGarcia, University of A Coruna |
| Lugar | Bilbao (España) |
Timing System at ESS
8th Int. Particle Accelerator Conf. (IPAC'17)
Internacional
| Autores | Javier Cereijo García, Timo Korhonen, J.H. Lee, Roberto Rodriguez Osorio, Daniel Piso Fernández |
| Lugar | Copenhagen (Dinamarca) |
| DOI | https://doi.org/10.18429/jacow-ipac2017-thpva064 |
Transaction Level and RTL Modeling of an Architecture for Network Data Compression within Ethernet Switches in Large File Transfer Scenarios
Design of Circuits and Integrated Systems (DCIS 2016)
Internacional
| Autores | Roberto Rodriguez Osorio |
| Lugar | Granada (España) |
| DOI | https://doi.org/10.1109/dcis.2016.7845360 |
Modular Architecture for Multiple Transforms in Modern Video Standards
Design of Circuits and Integrated Systems (DCIS 2016)
Internacional
| Autores | Roberto Rodriguez Osorio |
| Lugar | Granada (España) |
| DOI | https://doi.org/10.1109/dcis.2016.7845377 |
Pipelined FPGA Implementation of Numerical Integration of the Hodgkin-Huxley Model
2016 IEEE 27th International Conference on Application-specific Systems, Architectures and Processors (ASAP)
Internacional
| Autores | Roberto Rodriguez Osorio |
| Lugar | Londres (Reino Unido) |
| DOI | https://doi.org/10.1109/asap.2016.7760794 |
Architecture and Implementation of a Data Compression System at Switch-Level in ATA-over-Ethernet Storage Networks
Euromicro Symposium on Digital System Desing Architecture, Methods and Tools, DSD, 2013
Internacional
| Autores | Ángela Souto Vieites, Roberto Rodriguez Osorio |
| Organizador | IEEE Computer Society |
| Lugar | Santander (España) |
Fast Construction of Nearly-Optimal Prefix Codes without Probability Sorting
Data Compression Conference 2012
Internacional
| Autores | Patricia González, Roberto Rodriguez Osorio |
| Organizador | Brandeis University |
| Lugar | Snowbird (Estados Unidos) |
Aprender Arquitectura de Computadores con la Herramienta Simula3MS
XVI Jornadas de Enseñanza Universitaria de la Informática (JENUI)
Nacional
| Autores | Margarita Amor López, Raquel Concheiro Figueroa, Patricia González, Montserrat Bóo Cepeda, Juan Ángel Lorenzo Del Castillo, Daniel Piso Fernández, Roberto Rodriguez Osorio |
| Lugar | Santiago de Compostela (España) |
An FPGA Architecture for CABAC Decoding in Manycore Systems
19th International Conference on Application Specific Systems, Architectures and Processors. ASAP 2008
Internacional
| Autores | Roberto Rodriguez Osorio, Javier Díaz Bruguera |
| Organizador | IEEE Computer Society |
| Lugar | Leuven (Bélgica) |
A unified architecture for H.264 multiple block-size DCT and fast and low cost quantization
EUROMICRO Symposium on Digital Systems Design. DSD 2006.
Internacional
| Autores | Roberto Rodriguez Osorio, Javier Díaz Bruguera |
| Organizador | IEEE Computer Society |
| Lugar | Dubrovnik (Croacia) |
A combined memory compression and hierarchical motion estimation architecture for video encoding in embedded systems
EUROMICRO Symposium on Digital Systems Design. DSD 2006.
Internacional
| Autores | Roberto Rodriguez Osorio, Javier Díaz Bruguera |
| Organizador | IEEE Computer Society |
| Lugar | Dubrovnik (Croacia) |
A new architecture for fast arithmetic coding in H.264 advanced video coder
Euromicro Symposium on Digital System Desing Architecture, Methods and Tools, DSD, 2005
Internacional
| Autores | Roberto Rodriguez Osorio, Javier Díaz Bruguera |
| Organizador | IEEE Computer Society |
| Lugar | Oporto (Portugal) |
Arithmetic Coding Architecture for H.264/AVC CABAC Compression System
EUROMICRO Symposium on Digital Systems Design, DSD 2004
Internacional
| Autores | Roberto Rodriguez Osorio, Javier Díaz Bruguera |
| Organizador | IEEE Computer Society |
| Lugar | Rennes (Francia) |
Cargos académicos o de gestión para el/la docente.